Méthodes de diagnostic et de maximalisation de la couverture des fautes singulières fréquentes dans les circuits analogiques

Abstract

Cette thèse porte sur l’application de nouvelles techniques au diagnostic, la détection et la classification des défauts dans les circuits intégrés analogiques, qui peuvent tomber en panne et se dégradent pendant la durée de fonctionnement. Ces derniers sont devenus de plus en plus nécessaires dans le monde de l’électronique. Cette nécessité est due à leurs importance dans les domaines de télécommunication, de l’avionique, du biomédical… Ce qui nécessite un diagnostic dont l'objectif principal est de fournir un outil automatique qui permet la détection précoce des défauts pour protéger les circuits, et de classifier le défaut en plus. Des techniques de test ont été appliquées à ces circuits analogiques à savoir le test fonctionnel, l’amélioration de la détection, la simulation des fautes. Pour le développement des algorithmes de classification de défauts dans les circuits analogiques, au début, une base de données est collectée en utilisant une simulation Monté Carlo en régime fréquentielle et transitoire, pour le circuit sain et fautif. Des classificateurs à base d’intelligence artificielle ont été construits, tels que les classificateurs neuronal et neuro-flou. Finalement, le diagnostic a été amélioré par l’introduction d’un nouveau classifieur (classifieur neuro-flou multi-classes). Ce dernier a été comparé à d’autres types de classificateurs et s’est remarqué d’eux par son efficacité et sa précision.