Etude de performance des architectures parallèles dédiées aux filtres numériques

Abstract

Ce travail de magister présente une étude sur la représentation des filtres numériques RIF par la courte convolution rapide. Il consiste également à implémenter les algorithmes parallèles de filtre numérique RIF, sur l’architecture systolique et étudier leur performance par rapport à l’architecture VLSI de Parhi. Les tests ont révélé la complexité des structures VLSI de Parhi durant la phase d’implémentation. Nous avons alors proposé l’implémentation des filtres RIF sur l’architecture systolique afin d’améliorer la complexité des structures de filtrage RIF. La procédure d’implémentation est basée sur un algorithme itératif de filtrage qui effectue la multiplication des matrices. Les tests de simulation de l’architecture systolique démontrent ses bonnes performances en terme de temps d’exécution et complexité de mise en oeuvre.