|
Dépôt Institutionnel de l'Université Ferhat ABBAS - Sétif 1 >
Faculté de Technologie >
Département d'Electronique >
Mémoires de magistère >
Veuillez utiliser cette adresse pour citer ce document :
http://dspace.univ-setif.dz:8888/jspui/handle/123456789/1808
|
| Titre: | Implantation d’application de traitement de signal sur système mono-puce reconfigurable SoPc |
| Auteur(s): | Khitas, Moncef |
| Mots-clés: | système mono-puce
SoPc |
| Date de publication: | 27-mai-2018 |
| Résumé: | A travers ce travail, nous avons exploité les performances des circuits FPGAs en particuliers leurs version récentes (Altera Cyclone-II) pour montrer l'efficacité d'y implémenter des applications liées au traitement de signal "filtre de type FIR" et cela en grande parti grâce à la tendance au parallélisme dans le calcul permis par les FPGAs. |
| URI/URL: | http://dspace.univ-setif.dz:8888/jspui/handle/123456789/1808 |
| Collection(s) : | Mémoires de magistère
Mémoires de magistère
|
Fichier(s) constituant ce document :
|
Tous les documents dans DSpace sont protégés par copyright, avec tous droits réservés.
|
