CONCEPTION D’UN SYSTEME RECONFIGURABLE DE CONTROLE FLOU SUR PUCE

Abstract

Une plateforme de Xilinx ISE 9.1i et un simulateur de ModelSim 6.0a sont utilisés pour la conception d’un système flou reconfigurable. Il s’agit d’une implémentation d’un système flou développé en VHDL sur une famille de FPGAs ‘Virtex II Pro’ et exploité pour la gestion de la température des IPs d’un SoC moyennant la reconfiguration des modes de fonctionnement des IPs en utilisant le bus local de communication des SoCs ‘SMBUS’. Une étude des techniques logicielles et matérielles de reconfiguration des systèmes a permis la conception de blocs reconfigurables au sein du système flou développé, apportant souplesse et flexibilité de prise en charge de contextes multiples et ciblant l’optimisation du fonctionnement global. L’analyse des performances obtenues grâce à la reconfiguration a montrée non seulement un apport conséquent du degré de validation des méthodes de reconfiguration, mais aussi une nouvelle vision de conception. En effet le concepteur ne se trouvera plus fixé sur une solution unique, mais au contraire se confrontera à une sélection d’alternatives dont les retombées sont généralement liées à la structure active et à l’indice de performance ciblé.