Dépôt Institutionnel de l'Université Ferhat ABBAS - Sétif 1 >
Faculté de Technologie >
Département d'Electronique >
Mémoires de magistère >
Veuillez utiliser cette adresse pour citer ce document :
http://dspace.univ-setif.dz:8888/jspui/handle/123456789/1365
|
Titre: | Développement de modèles électriques des défauts physiques d’un amplificateur inverseur à partir des caractéristiques électriques en vue de simulation |
Auteur(s): | Arabi, Abderrazak |
Mots-clés: | défauts physiques modélisation de fautes simulation de fautes amplificateur inverseur modélisation de circuits analogiques PSPICE |
Date de publication: | 24-avr-2018 |
Résumé: | Les mal-constructions d’un circuit au delà des variations du process sont appelées Défauts et
l’effet des défauts sur les caractéristiques électriques d’un circuit intégré déviant au delà des valeurs
spécifiées est appelé Faute. En d’autres termes, une faute est une conséquence d’un défaut, mais il
est possible qu’il n’y ait aucune faute dans un circuit avec défaut.
Les modèles des défauts physiques existant jusqu’à nos jours sont de type électriques ou
logiques. Ils sont élaborés soit au niveau des transistors ou des jonctions pour les circuits électriques
ou bien au niveau des portes logiques pour les circuits combinatoires ou séquentiels. Ils représentent
les effets des défauts sur le comportement du circuit.
Ce travail consiste en premier lieu l’identification des défauts fréquents chez les circuits
intégrés analogiques à savoir les effets de ces défauts sur leurs caractéristiques électriques ainsi les
mécanismes qui les provoquent, une approche de modélisation fonctionnelle de l’amplificateur
inverseur est exploitée pour le développement des modèles fonctionnels électriques à partir de ses
caractéristiques.
La simulation de défauts catastrophiques de l’amplificateur inverseur est basée sur l’utilisation
du simulateur analogique Pspice. Classiquement, les différentes étapes d’une simulation de fautes
analogiques sont la simulation du circuit sans fautes (circuit fonctionnel), la sauvegarde des
résultats obtenus, l’injection d’une faute dans ce circuit, la simulation du circuit avec la faute (le
circuit défaillant) et enfin la comparaison des résultats des deux simulations. Les défauts injectés
dans ce circuit sont classés en groupes selon leur effet sur le fonctionnement du circuit, cette
classification permet de faciliter le test de circuit et de minimiser le temps de conception.
Le développement d’un modèle pour chaque défaut est fait par application de la méthode
d’approximation par segmentation linéaire (pice wise linear approximation P.W.L), ce modèle est
une représentation simplifiée du circuit sous forme d’un quadripôle dont ces éléments sont des
résistances et des sources de tension contrôlées ou indépendantes. |
URI/URL: | http://dspace.univ-setif.dz:8888/jspui/handle/123456789/1365 |
Collection(s) : | Mémoires de magistère
|
Fichier(s) constituant ce document :
|
Tous les documents dans DSpace sont protégés par copyright, avec tous droits réservés.
|