Test par compactions des circuits modernes

Abstract

Le test est devenu un facteur important dans la conception et la fabrication de circuits numériques. Les mécanismes d’injections des vecteurs de test et l’analyse de signature d’un circuit sous test, sont les problèmes du test. Dans ce mémoire nous avons décrit une étude complète sur les techniques de compression des données, nous avons essayé de réfléchir aux problèmes lies à la compression des réponses de test et l’analyse de signature d’un circuit digital. Le travail présenté est focalisé sur l'implémentation sur la même puce, d’un générateur de vecteurs, un compresseur de stimuli de test. En exploitant une plateforme de conception basé sur l'utilisation de "FPGA" et du langage "VHDL". Afin d'assurer le bon fonctionnement du puce. Quelques résultats de synthèse sont présentés ainsi qu'une évaluation de l'architecture utilisée.