DSpace
 

Dépôt Institutionnel de l'Université Ferhat ABBAS - Sétif 1 >
Faculté de Technologie >
Département d'Electronique >
Mémoires de magistère >

Veuillez utiliser cette adresse pour citer ce document : http://dspace.univ-setif.dz:8888/jspui/handle/123456789/1320

Titre: Test par compactions des circuits modernes
Auteur(s): Guessoum, Abdelhakim
Mots-clés: Circuits modernes
Circuits numériques
Techniques de compression
Technique BIST
Date de publication: 19-avr-2018
Résumé: Le test est devenu un facteur important dans la conception et la fabrication de circuits numériques. Les mécanismes d’injections des vecteurs de test et l’analyse de signature d’un circuit sous test, sont les problèmes du test. Dans ce mémoire nous avons décrit une étude complète sur les techniques de compression des données, nous avons essayé de réfléchir aux problèmes lies à la compression des réponses de test et l’analyse de signature d’un circuit digital. Le travail présenté est focalisé sur l'implémentation sur la même puce, d’un générateur de vecteurs, un compresseur de stimuli de test. En exploitant une plateforme de conception basé sur l'utilisation de "FPGA" et du langage "VHDL". Afin d'assurer le bon fonctionnement du puce. Quelques résultats de synthèse sont présentés ainsi qu'une évaluation de l'architecture utilisée.
URI/URL: http://dspace.univ-setif.dz:8888/jspui/handle/123456789/1320
Collection(s) :Mémoires de magistère

Fichier(s) constituant ce document :

Fichier Description TailleFormat
N° 223 GUESSOUM ABDELHAKIM.rar1,57 MBWinrarVoir/Ouvrir
View Statistics

Tous les documents dans DSpace sont protégés par copyright, avec tous droits réservés.

 

Valid XHTML 1.0! Ce site utilise l'application DSpace, Version 1.4.1 - Commentaires